下载
APP
王牌
小程序
总回帖数：0 篇
上一主题：修一个有点麻烦的显示问题
下一主题：更换功放机……
先引入几个名词：1DPC（1 DIMM per Channel），2DPC（2 DIMM per Channel），3DPC（3 DIMM per Channel）。3DPC在DDR3这时候是一种常规操作，但大家发现没有，现在几乎没有3DPC，更多的是2DPC，甚至是1DPC，这是为什么呢？一个Channel连多根内存可以支持更大内存容量，这对服务器相当重要。
但这么做也有副作用：这种连法叫菊花链，简单来说就是先连到近端插槽，再连到远端插槽，就像USB级联一样。但内存可不是一根线连过去，而是一百多根线，包括数据和命令线等都依次连过去，只有片选不一样。
这种连法会造成信号干扰和恶化。1DPC比2DPC信号完整性好，2DPC比3DPC信号完整性好。3DPC在DDR3以下的时候因为频率比较低，还可以想办法克服，但DDR4后期频率很高后，3DPC的眼图完全没法看，加EQ都没用，所以DDR4没有3DPC了，DDR5之后更没有了。
所以在插了多个内存的通道中，要降频，一般1DPC频率>2DPC>3DPC。那么这些具体有哪些干扰和恶化原因呢？
首先是阻抗匹配的恶化：每个内存插槽都是信号线上的分支点，同通道多内存时，主信号线会分出多个支路，产生驻波或者说是阻抗不连续点，每个分支点都会产生信号反射，多个反射叠加会严重影响信号质量，会需要降频来保证信号质量。这是最重要的负面影响。
其次是，每个内存模组都有其寄生电容，而同通道的内存寄生电容是叠加的。也就是多一个内存条，会增加总的寄生电容。更大的寄生电容，会减慢信号上升/下降时间，增加信号延迟，也需要Phy提供更多驱动电流。
这些对提升信号频率都有负面影响。最后，同通道内存条需共享同一时钟信号，多内存时，校准所有内存条都能稳定的时序余量更难，也就是Train出高频更困难。
但这么做也有副作用：这种连法叫菊花链，简单来说就是先连到近端插槽，再连到远端插槽，就像USB级联一样。但内存可不是一根线连过去，而是一百多根线，包括数据和命令线等都依次连过去，只有片选不一样。
这种连法会造成信号干扰和恶化。1DPC比2DPC信号完整性好，2DPC比3DPC信号完整性好。3DPC在DDR3以下的时候因为频率比较低，还可以想办法克服，但DDR4后期频率很高后，3DPC的眼图完全没法看，加EQ都没用，所以DDR4没有3DPC了，DDR5之后更没有了。
所以在插了多个内存的通道中，要降频，一般1DPC频率>2DPC>3DPC。那么这些具体有哪些干扰和恶化原因呢？
首先是阻抗匹配的恶化：每个内存插槽都是信号线上的分支点，同通道多内存时，主信号线会分出多个支路，产生驻波或者说是阻抗不连续点，每个分支点都会产生信号反射，多个反射叠加会严重影响信号质量，会需要降频来保证信号质量。这是最重要的负面影响。
其次是，每个内存模组都有其寄生电容，而同通道的内存寄生电容是叠加的。也就是多一个内存条，会增加总的寄生电容。更大的寄生电容，会减慢信号上升/下降时间，增加信号延迟，也需要Phy提供更多驱动电流。
这些对提升信号频率都有负面影响。最后，同通道内存条需共享同一时钟信号，多内存时，校准所有内存条都能稳定的时序余量更难，也就是Train出高频更困难。
上一主题：修一个有点麻烦的显示问题
下一主题：更换功放机……
总回帖数：0 篇
